

通嘉科技双集成方案 LD9174E2+LD8925F2 反激 PSR 控制器之应用

作者: FAE 黄伟(Jodenr)

参考文献:LD9174E2/LD8925F2 application note and datasheet

1. Flyback 副边回授 (SSR) 及原边回授控制 (PSR) 背景说明

Flyback 按回馈机制分为副边(SSR)及原边(PSR) 2 种控制方式. SSR 副边反馈控制是采用 TL431 内部的参考电压 2.5V 搭配外部回授补偿电路进行输出电压调整; PSR 原边反馈控制是采用初级侧 IC 的 FB pin 内部基准电压 2.0V 实现输出电压的调整.


PSR 原边反馈优缺点如下:

优点: 电路中零件数量少, 具成本上的优势, 适用于小型化及低成本的设计需求

缺点: 因输出无光耦和 TL431 检测输出电压, 造成系统响应速度慢, 在较大负载变化之动态切换时(dynamic load test), 电压调整率较 SSR 略差.

2. 新型 PSR 原边控制双集成方案 LD9174E2+LD8925F2 特点

LD9174E2+LD8925F2 (如下圖一)以特殊的创新专利技术设计, 使原边與副边具沟通机制并强化动态响应表现, 整体输出的电压精度可小於 $\pm 8\%$, 性能已接近并可取代一般 SSR 控制方案.



电子工程领域全球最大的技术媒体机构 ASPENCORE 2021 年主办首届亚洲金选奖 (EE Awards ASIA)，根据 ASPENCORE 消息，此次活动聚焦台湾和亚洲新兴市场，期间吸引了 133 家企业报名，并收集了 300 件以上报名表角逐 27 个奖项。在 EET 及 EDN 专业技术媒体及科技人士的共襄盛举之下，通嘉科技具快速动态响应之 PSR 方案(LD9174E2 + LD8925F2)成为最佳设计解决方案之一，获得金选潜力标杆奖(The Promising Product Award)。

LD9174E2+LD8925F2 适用于 18W~24W 电源供应器，与傳統 SSR 方案相比可以节省 17 颗元件数量 (如下圖二)，能有效降低電源整體成本，並具有小型化、零件精簡、高功率密度、低待機功耗與高效率等特性，全面性的保护机制設計更可符合各项安全规范。

Function	LD5523x	LD9174E2	Note
Feedback(1) & COMP	SSR : PC817x1	NA	COMP Built-in
Feedback(2)	SSR : TL431x1, Rx4 , cx1	PSR : Rx2	
Gate Driver /MOS	Rx2, External	NA	MOS Built-in
CS sense	Rx2, Cx1	Rx1	
Total - 17pcs			
Function	LD8525	LD8925F2	Note
DET / MOS	Rx1, External	Rx1	MOS Built-in
DRV / LREG	Rx2, Dx1 / Rx2, Cx1	NA	


图二、元件数量比較(LD9174E2+LD8925F2 v.s. 傳統 SSR 方案)

3. LD9174E2 特色介紹

3.1 QR+CCM 操作 (Multi-mode Operation)

QR+CCM 的操作模式能滿足 DOE6 及 COC Tier2 的能效规范; 当负载条件為 10%-75%時操作在 QR 模式, 一次側开关 MOSFET 在較低的 V_{ds} 电压处開通, 有效降低了开关损耗; 当负载条件為 75%-100%操作在 CCM 模式, 降低了導通损耗, 從而提升满载时的效率。相比传统的 DCM 或纯 QR 方案, LD9174E2 可提升高低压輸入時之平均效率, 重載時操作在 CCM 可以减少变压器峰值电流, 進而選用較小规格的磁性元件、开关 MOSFET 及输出二極體, 能降低電源其它關鍵元器件成本。

3.2 通过 Vcs pin 电阻编程设定 Vcs_max (Adjustable start-up Vcs-max limit for Bs at)




图三、编程设定 Vcs_max

LD9174E2 在开机时会通过 CS pin 吐出电流源到 Rset, 經由检测 Vset 值, 来设定 Vcsmax 的大小; LD9174E2 可以设定 3 档 Vcsmax, IC 在每次开机时会检测 Vset 来设定合适的 Vcsmax。例如, 当系统有 peak load 开机需求, 只要将 Rset 设计一个较大的值; 当系统在短路/开关机及 abnormal 等情况下, 若变压器有饱和的情况, 可以将 Rset 设计较小的值, 此时 LD9174E2 會将 Vcsmax 设定为較低的值, 可以避免变压器在上述条件下有磁饱和的风险。

3.3 输出电压 ripple 补偿功能 (Output voltage ripple reduce)

低压输入時，整流后大电容的电压纹波会影响输出电压纹波，此电压纹波补偿主要是於大电容电压在波谷时进行频率补偿，進而达到降低输出纹波功能。



图四、Output voltage ripple compensation

3.4 精準的 OCP 设计

一般的 SSR 反馈控制，OCP 會受变压器电感量，電流檢測電阻，切换频率與 IC 參數等影响，整體误差约为 +/-25%，计算参考如下：

$$\text{CCM: } I_{\text{OCP}} = \frac{I_{\text{PA}} * D_{\text{max}} * V_{\text{in}} * \eta}{V_{\text{out}} + V_{\text{f}}}, \quad I_{\text{PA}} = \left(\frac{V_{\text{cs limit}}}{R_{\text{cs}}} + \frac{V_{\text{in}}}{L_{\text{p}}} * T_{\text{delay}} \right) - \frac{1}{2} * \frac{V_{\text{in}} * D}{L_{\text{p}} * F_{\text{s}}}$$

$$\text{DCM: } I_{\text{OCP}} = \frac{1}{2} * \left(\frac{V_{\text{cs-ocp}}}{R_{\text{cs}}} \right)^2 * L_{\text{p}} * F_{\text{sw}} * \eta$$

LD9174E2 是采用电流积分控制，OCP 误差小於 +/-8%，且不受變壓器电感影响，OCP 计算公式为：

$$I_{\text{OCP}} = (N_{\text{p}} / N_{\text{s}}) * (I_{\text{cc}} / R_{\text{cs}})$$

其中

$$I_{\text{cc}} = V_{\text{CSM}} * (T_{\text{DIS}} / T_{\text{s}}) = 0.25$$


R_{cs} : 初级电流检测电阻

N_{p} : 变压器初级绕组圈数

N_{s} : 变压器次级绕组圈数

24W Np:Ns= 7.5, Rcs=0.75

	90VAC	115VAC	230VAC	264VAC
OLP	2.54A	2.57A	2.74A	2.72A



$$I_O = \frac{i_{s,M} \times T_{DIS}}{T_s}$$

$$= \frac{N_p}{N_s} \times i_{p,M} \times \frac{T_{DIS}}{T_s}$$

$$= \frac{N_p}{N_s} \times \frac{V_{CSM}}{R_{CS}} \times \frac{T_{DIS}}{T_s}$$


$$I_O = \frac{N_p}{N_s} \times \frac{V_{CSM}}{R_{CS}} \times \frac{T_{DIS}}{T_s}$$

$$= \frac{N_p}{N_s} \times \frac{I_{CC}}{R_{CS}}$$

I_{CC} is locked ≈ 0.25
(there is no relative to L_m)

图四、LD9174E2 OCP 设定 (误差小于+/-8%)

4. LD9174E2 Pin 脚功能说明




图五、LD9174E2 IC Pin 脚功能说明

4.1 FB Pin 应用

4.1.1 输出电压及线补设定


输出电压调整设定如图六说明: FB pin 依据 VFB 正半周总时间的 40%为取样點,并與 IC 内部参考电压 2V 作比较, 輸出電壓 $V_o = 2 \times (1 + \frac{R_a}{R_b}) \times \frac{N_s}{N_a} - V_F$, 设计時需留意 Vcc diode 需采用快回复式($T_{rr} < 500ns$).



图六、输出电压调整设计

4.1.2 输出电压线补设定


输出电压 (带线补设定) 如图七说明: IC 依据满载 (I_{RATED}) 及 OLP (IOLP) 设定线损补偿的电流 (I_{LC}), 设计公式 $V_o = (2 + I_{LC} \times \frac{R_a}{R_b}) \times (1 + \frac{R_a}{R_b}) \times \frac{N_s}{N_a} - V_F$



图七、线损补偿电流(I_{LC})设计

设计注意事项


LD9174E2 藉由初级 MOS 关闭时，FB pin 侦测由变压器所映射的电压平台做为输出电压的反馈，如图八说明，若 FB pin 上由于漏感引起的尖峰电压及 layout 不合理造成干绕，易造成电压侦测错误，而产生输出电压不稳或 ripple 大的现象。



图八、FB pin 侦测的电压平台波形

當出現 FB pin 取樣錯誤時，建议對策如下：

1. VCC 二极管整流前串联电阻小于 2ohm; 较大的阻值易造成 FB 平台在轻载时有较缓的斜坡，导致时 FB 检测出现 sample Error.
2. 变压器 VCC 绕组尽量与二次侧绕组耦合（先绕 NS 后再绕 VCC 绕组），VCC 绕组尽可能密绕或疏绕一层
3. 使用快速二极管 ($T_{rr} < 500ns$)
4. 若二次侧采用同步整流设计，需注意同步整流在任何负载（包含空载）的所有条件均要有驱动输出.
5. PWM MOSFET snubber 二极管尽可能采用慢管（如 M7），若使用快管 F7 等需注意与之串联的电阻選用(建议大于 75ohm).
6. PCB layout 方面，注意 IC 周边元件对应的小信号地需先接致 IC GND 后再经 Auxwinding GND 连致 Bulk cap GND；主功率回路也需要经 Rcs 后单独接到 Bulk cap GND 上；另外 FB pin 上下偏电阻需尽可能近的靠近 IC Pin 脚上；若考虑 layout 不合理或变压器漏感有可能会造成 FB Pin 检测 sample Error, FB pin 下偏可以考虑预留最大为 10pF 的电容位置. PCB layout 参考如下：



零件尽量靠近 IC


图九、PCB GND layout 路径

4.1.3 输入 Brown in and Brown out

当初级 MOS 导通时 FB pin V_{FB} 为负半周时此电压为 $V_{DC} \times (N_p/N_s)$ 其中 V_{DC} 为高压电容电压，此负半周电压除以 FB pin 上偏电阻 R_a 所得到的电流 I_{FB} ，当 V_{DC} 电压越高表示输入电压越高，当 I_{FB} 电流高于 $IBNI$ 时进行 AC Brown in，低于 $IBNO$ 时进行 AC Brown out

AC Brown in/out 计算方式：

设定项目	IC 内部参数	计算公式
Brown in Trip level	IBNI : 95uA	$V_{DC_BNI} = (N_p/N_s) \times IBNI \times R_a$ $AC\ Brown\ out(V_{ac}) = V_{DC_BNI} \times 1.414$
Brown out Trip level	IBNO:85uA	$V_{DC_BNO} = (N_p/N_s) \times IBNO \times R_a$ $AC\ Brown\ out(V_{ac}) = V_{DC_BNO} \times 1.414$



图十、BNI/BNO 设计


4.2 CS Pin 应用

4.2.1 OCP 設定

$$I_{OCP} = (N_p/N_s) * (I_{CC}/R_{CS})$$


其中, $I_{CC} = V_{CSM} * (T_{DIS}/T_s) = 0.25$, R_{CS} : 初级电流检测电阻, N_p : 变压器初级绕组圈数

N_s : 变压器次级绕组圈数



4.2.2 输出二极管短路保护 (Secondary diode short protection, SDSP)

当安规进行短路及开路实验时, 判定标准为电源板不能出现冒烟起火等现象. 当次级二极管短路时, 初级侧的电流会瞬间冲高, 导致初级 MOS 管烧毁, 容易引起安规问题. LD9174E2 内建 SDSP 功能, 当 CS pin 电压超过 1.2V 且维持 4 Cycle 时驱动会关闭, IC 进入保护模式并限制能量, 避免初级 MOS 损坏, 如图十二说明.




图十二、二极管短路保护 SDSP 应用说明

5. LD8925F2 特色介绍

- Communicate with synchronous rectifier

- Dynamic response meet 8% tolerance similar to SSR.
- Active Dummy load for saving R_{dummy} .



图十二、Fast Response Function of LD8925F2


Dynamic load變化使输出电压低于LD8925F2监控的VSL值时，LD9174F2+LD8925F2独特的控制技术可以相互沟通，使反馈迅速响应，输出电压的調整率几乎趋近于SSR(小於8%)的输出电压精度. 另外, LD8925F2具有Active dummy load功能，可以保证No load及动态满载转空载/轻载时，输出电压能够非常稳定.

6. 24W Demo Board 測試數據

6.1 Efficiency Test:

➤ Test Conditions: 12V/2A demo board

Power	Output Wire	Power Saving		Avg. Efficiency	
		115Vac	230Vac	115Vac	230Vac
24W	22AWG/1.5m	22.95mW	44.96mW	87.7%	88.33%



COC Tier 2 Avg. η (%) > 86.6%, 10%Load η (%) > 76.2%.

6.2 Dynamic Test



Dynamic Response (0%-100%Load)

LD9174E2&LD8925F2

Test Condition:

- **Input:** 90Vac/264Vac, Output CAP: 680uF+680uF, 12V/2A Demo Board
- **Output:** 0%-100%, T1=T2=10ms, Slew Rate: 0.1A/us
- **Spec:** $\Delta V_O < \pm 8\%$


	Input	Output Dynamic	V _{O,H}	V _{O,L}	ΔV_O	Tolerance(%)
SSR	90Vac	0A→2.0A (10ms)	12.23V	11.63V	0.6V	± 2.51%
	264Vac	0A→2.0A (10ms)	12.19V	11.62V	1.4V	± 2.39%
PSR	90Vac	0A→2.0A (10ms)	12.4V	11.1V	1.3V	± 5.53%
	264Vax	0A→2.0A (10ms)	12.3V	11.1V	1.2V	± 5.13%

0Vac_Dynamic load, 0A→2.0A



H3: VCS CH4: Vo

264Vac_Dynamic load, 0A→2.0A



CH3: VCS CH4: Vo


Dynamic Response (0%-100%Load)

Test Condition:

- **Input:** 90Vac/264Vac, Output CAP: 680uF+680uF, 12V/2A Demo Board
- **Output:** 10-90% Load , T1=T2=10ms, Slew Rate: 0.1A/us
- **Spec:** $\Delta V_O < \pm 8\%$


	Input	Output Dynamic	V _{O,H}	V _{O,L}	ΔV_O	Tolerance(%)
SSR	90Vac	0.2A→1.8A (10ms)	12.19V	11.68V	0.51V	± 2.14%
	264Vac	0.2A→1.8A (10ms)	12.16V	11.67V	0.49V	± 2.06%
PSR	90Vac	0.2A→1.8A (10ms)	12.46V	11.55V	0.91V	± 3.79%
	264Vax	0.2A→1.8A (10ms)	12.3V	11.43V	0.87V	± 3.66%

90Vac_Dynamic load, 0.2A→1.8A



CH3: VCS CH4: Vo


264Vac_Dynamic load, 0.2A→1.8A



CH3: VCS CH4: Vo

Dynamic Response (10%-90%Load)

6.3. Thermal Test



總結:

本文主要講解了通嘉新型原边控制双集成方案 LD9174E2+LD8925F2, 以特殊的创新专利技术设计, 使原边與副边具沟通机制并强化动态响应表现, 整体输出的电压精度可小於 $\pm 8\%$, 性能已接近并可取代一般 SSR 控制方案. LD9174E2+LD8925F2 适用于 18W~24W 电源供应器, 能有效降低电源整體成本, 並具有小型化、零件精簡、高功率密度、低待機功耗與高效率等特性, 全面性的保护机制設計更可符合各项安全规范。

透過以上的介紹, 讓電源設計者對LD9174E2+LD8925F2使用時更加熟悉跟瞭解, 如有更進一步的需求及想法, 歡迎跟通嘉科技聯絡。